[ Pobierz całość w formacie PDF ]
(C)
Do grupy Mod. 8 zaliczany jest również procesor Athlon XP/MP 2100 (1733 MHz) z jądrem Thoroughbred.
(D)
Z FSB 166 MHz zaliczane przez AMD do grupy Mod.8
oznaczanego symbolem Model 6 (tabela A.10). Wytwarzano ponadto procesory Duron,
których struktura półprzewodnikowa określana była mianem Morgan. Układy te noszą
kolejny numer Model 7 (FSB 100 MHz i 64 KB L2).
AMD określa architekturę Palomino mianem Quanti-Speed, a jej główne cechy przed-
stawia poniższe wyliczenie:
dziewięciostopniowa superskalarna,
3 potoki przetwarzania instrukcji stałoprzecinkowych (Integer Pipelines),
3 jednostki adresowe,
3 potoki dla instrukcji zmiennoprzecinkowych przetwarzające poza kolejnością
(Out-of-Order),
pamięć podręczna L1 o rozmiarze 128 KB i L2 o rozmiarze 256 KB,
magistrala FSB pracuje w trybie DDR i taktowana jest zegarem 133 MHz
(co odpowiada maksymalnemu pasmu przepustowemu 2,1 GB/s),
Dodatek A Przegląd architekt ry mikroprocesorów 1189
Tabela A.8. Podstawowe dane procesorów AMD Duron Model 3
600 650 700 750 800 850 900 950
Architektura RISC
Technologia 0,18 µm (Spitfire)
Zegar CPU [MHz] 600 650 700 750 800 850 900 950
FSB (DDR) [MHz] 100
L1 Cache (kod) 64 KB
L1 Cache (dane) 64 KB
L2 Cache 64 KB (CPUCLOCK=1:1), 16×Associative, Lines = 64B
Superscalar/Out of Order /
Pipeline (Stages) 10 (INT), 15 (FP)
Thermal Diode
VCORE [V] 1,6
Pobór prądu, maks. [A] 17,1 18,4 19,6 20,9 22,1 23,4 24,7 25,9
Obudowa/Podstawka PGA/Socket-A (462 pin)
rozbudowana tablica TLB, która obsługuje nie tylko odwołania do kodu,
ale i do danych,
nowością jest dioda wkomponowana w strukturę półprzewodnikową; element ten
służy do precyzyjnego pomiaru temperatury CPU.
Jądro Palomino tkwi we wnętrzu procesorów potocznie określanych jako Athlon-XP i Athlon-
-MP7 oraz (ze zmniejszoną pamięcią L2) w Duronach Model 7, gdzie nosi nazwę Morgan
(tabela A.11).
W połowie roku 2002 na rynku pojawiły się pierwsze egzemplarze procesorów Athlon
wykonywanych w technologii 0,13 µm (jÄ…dro Thoroughbred) z pamiÄ™ciÄ… L2 o rozmiarze
256 KB. Struktura obejmowała około 38 milionów tranzystorów. Przy okazji poprawione
zostały niektóre elementy mikroarchitektury, m.in. organizacja TLB. Cała seria określa-
na oficjalnie jako Model 8 zawiera jednostki XP1700 XP2700, co odpowiada zakre-
sowi zegara taktującego 1467 2167 MHz. Częstotliwość FSB pozostawała początko-
wo na poziomie 133 MHz, ale w arkuszach danych pojawiły się również procesory 2600+
i 2700+ (odpowiada 2083 MHz i 2167 MHz) specyfikowane na FSB 166 MHz. Struktu-
ry Thoroughbred zasilane były napięciem 1,5 1,6 V, a powyżej 1800 MHz napięciem
1,65 V (tabela A.12a). Kolejne procesory tej serii zawierały nieco zmodyfikowane jądro
(Thoroughbred-B), w którym zmieniono nieco układ bloków funkcjonalnych na płasz-
czyznie płytki krzemowej i zoptymalizowano sieć połączeń wewnętrznych (tabela A.12.b).
Nowe struktury miały niewiele więcej tranzystorów (37,6 zamiast 37,2 milionów) i zaj-
mowały trochę więcej miejsca (84 zamiast 80 mm2).
Kolejna generacja procesorów Athlon wprowadzona została wraz z przejściem na FSB
166 MHz. Jądro takie nosi nazwę Barton (Model.10), składa się z ponad 54 milionów
tranzystorów, wytwarzane jest w technologii 0,13 µm i pracuje z FSB o czÄ™stotliwoÅ›ci
7
MP dla systemów multiprocesorowych.
1190 Anatomia PC
Tabela A.9. Podstawowe dane procesorów AMD Athlon Model 4
650 700 750 800 850 900 950 1000
Architektura RISC
Technologia 0,18 µm (Thunderbird)
Zegar CPU [MHz] 650 700 750 800 850 900 950 1000
FSB (DDR) [MHz] 100 100/133
L1 Cache (dane/kod) 64 KB, 2× Associative/64 KB, 2×Associative
L2 Cache 256 KB (CPUCLOCK = 1:1), 16×Associative, Lines = 64B
Superscalar/Out of Order /
Pipelines (Stages) 10 (INT), 15 (FP)
Thermal Diode
VCORE [V] 1,75
Pobór prądu, maks. [A] 23,8 25,2 26,6 28,0 29,4 29,2 30,3 31,5
Obudowa/Podstawka CPGA/Socket-A (Socket 462)
1100 1133 1200 1266 1300 1333 1400
Architektura RISC
Technologia 0,18 µm (Thunderbird)
Zegar CPU [MHz] 1100 1133 1200 1266 1300 1333 1400
FSB (DDR) [MHz] 100 133 100/133 133 100 133 100/133
L1 Cache (dane/kod) 64 KB, 2×Associative/64 KB, 2×Associative
L2 Cache 256 KB (CPUCLOCK = 1:1), 16×Associative, Lines = 64B
Superscalar/Out of Order /
Pipelines (Stages) 10 (INT), 15 (FP)
Thermal Diode
VCORE [V] 1,75
Pobór prądu, maks. [A] 34,5 35,5 37,5 38,3 39,0 39,9 41,2
Obudowa/Podstawka CPGA/Socket-A (Socket 462)
166 MHz lub 200 MHz (tabela A.13.). Pamięć podręczna L2 (On Die) ma rozmiar 512 KB
i taktowana jest pełnym zegarem CPU. Zwiększenie pamięci spowodowało przyrost po-
wierzchni struktury półprzewodnikowej z 84 mm2 (Thoroughbred-B) do 101 mm2 (Barton).
Algorytm pracy L2 w procesorach Athlon XP odbiega od ogólnie przyjętych rozwiązań.
Jeżeli procesor żąda dostępu do danych, których nie może mu udostępnić L1, system
sięga do pamięci operacyjnej (Cache Miss). Dane takie nie trafiają jednak najpierw do
L2, lecz transferowane są bezpośrednio do L1. Rola pamięci L2 ogranicza się do przyj-
mowania danych wyrzuconych z L1 (Victims) z powodu braku miejsca. Widać wyraz-
[ Pobierz całość w formacie PDF ]